Kamis, 20 November 2025

Laporan Akhir 2 Modul 3

 



1. Jurnal [kembali]



2. Alat dan bahan [kembali]

Gambar 1.1 DL2203C Module D’Lorenzo

Gambar 1.2 DL2203S Module D’Lorenzo

Gambar 1.3 Jumper

  1. Panel DL 2203C.
  2. Panel DL 2203S.
  3. Panel DL 2203D
  4. Jumper.
  5. Laptop.
  6. Software Proteus ver minimal 8.17

3. Rangkaian Simulasi [kembali]

Percobaan 2a

Percobaan 2b

4. Prinsip Kerja Rangkaian [kembali]

Percobaan 2a: 

Rangkaian ini bekerja menggunakan prinsip pencacah sinkron naik/turun (synchronous up/down counter) dengan fitur presettable berbasis IC 74193, yang memungkinkan nilai awal hitungan diatur secara manual (tidak harus mulai dari nol). Melalui sakelar-sakelar data input, pengguna dapat menentukan kombinasi biner tertentu yang akan langsung dimuat ke output (H0-H7) ketika kaki Parallel Load ($\overline{PL}$) diaktifkan dengan logika rendah (active low). Setelah data dimuat, rangkaian dapat berfungsi sebagai pencacah yang nilai outputnya bertambah atau berkurang satu digit setiap kali kaki Count Up (UP) atau Count Down (DN) menerima pulsa clock, sementara sakelar yang terhubung ke kaki Master Reset (MR) berfungsi sebagai kontrol prioritas untuk mengembalikan seluruh hitungan ke nol secara instan (asinkron).

Percobaan 2b:

Rangkaian ini menerapkan prinsip pencacah sinkron dengan kendali arah berbasis gerbang logika (gated clock steering), di mana dua gerbang NOR (U3 dan U4) berfungsi sebagai sakelar elektronik untuk mengarahkan sinyal clock masuk ke pin Count Up (UP) atau Count Down (DN) pada IC 74193. Arah hitungan ditentukan oleh kombinasi logika pada sakelar B2 dan B3; misalnya, jika sakelar B2 memberikan logika rendah (low) sementara B3 tinggi, gerbang U3 akan meneruskan sinyal clock ke pin UP sehingga terjadi pencacahan naik, dan sebaliknya untuk pencacahan turun. Uniknya, kedua IC (U1 dan U2) dirangkai secara paralel penuh—menerima data preset (B4-B7), sinyal reset (B0), load (B1), dan pulsa pencacahan yang sama persis—sehingga kedua blok ini akan bekerja serentak menampilkan nilai output yang identik pada H0-H3 dan H4-H7.

5. Video Rangkaian [kembali] 

Percobaan 2a

Percobaan 2b

6. Analisa [kembali] 




7. Download [kembali]

Tidak ada komentar:

Posting Komentar

LA 2 Modul 1

  [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Prosedur 2. Hardware dan Diagram Blok 3. Rangkaian Simulasi dan Prinsip Kerja ...