1. Jurnal [kembali]
2. Alat dan bahan [kembali]
- Panel DL 2203C.
- Panel DL 2203S.
- Panel DL 2203D
- Jumper.
- Laptop.
- Software Proteus ver minimal 8.17
3. Rangkaian Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
Percobaan 1a:
Rangkaian ini bekerja sebagai penghitung asinkron (ripple counter) yang memanfaatkan IC pencacah (seperti 74LS90 sebagai decade counter dan 7493 sebagai 4-bit binary counter) di mana sinyal clock eksternal hanya memicu flip-flop bit paling rendah (LSB) secara langsung. Selanjutnya, output dari setiap flip-flop tersebut akan berfungsi sebagai sinyal clock pemicu untuk flip-flop tingkat berikutnya secara berantai (estafet), sehingga perubahan logic pada output (ditampilkan oleh indikator H0–H7) tidak terjadi secara serentak melainkan bergelombang (asinkron). Sakelar-sakelar (B0–B5) pada rangkaian berfungsi sebagai kontrol input untuk mengatur kondisi reset (mengembalikan hitungan ke nol) pada masing-masing IC pencacah tersebut.
Percobaan 1b:
Rangkaian ini bekerja dengan prinsip pencacah bertingkat (cascaded counter), di mana IC U6 (74LS90, decade counter) berfungsi sebagai tahap pertama yang output bit tertingginya (Q3) dihubungkan langsung ke input clock (CKA) dari IC tahap kedua, yaitu U5 (7493, 4-bit binary counter). Dalam konfigurasi ini, IC U5 baru akan menaikkan hitungannya setiap kali IC U6 menyelesaikan satu siklus penuh atau mengalami transisi high-to-low pada MSB-nya, sehingga kapasitas hitungan total rangkaian menjadi jauh lebih besar gabungan dari kedua IC tersebut. Koneksi internal jumper dari output Q0 ke input CKB pada masing-masing IC memastikan seluruh flip-flop di dalam chip terpakai untuk mencacah, sementara sakelar-sakelar eksternal (B0-B5) tetap berfungsi sebagai kontrol asinkron untuk melakukan reset (mengembalikan ke 0) pada sistem hitungan.
5. Video Rangkaian [kembali]
Tidak ada komentar:
Posting Komentar